



**FAKULTA
ELEKTROTECHNICKÁ**
ZÁPADOČESKÉ
UNIVERZITY
V PLZNI

2013

Pracoviště: Katedra elektromechaniky a výkonové elektroniky,
Fakulta elektrotechnická

Výzkumná zpráva č.: 22160 - 002 - 2013

Mikrokontrolerový modul TMS320F2812 pro MLC interface

Druh úkolu: vědecko-výzkumný
Řešitelé: Ing. Bedřich Bednář
Vedoucí úkolu: Prof. Ing. Zdeněk Peroutka, Ph.D.
Počet stran: 24
Datum: Září 2013
Revize: 1

Tato práce vznikla s podporou projektu SGS-2012-071.

Anotace

Tato práce se zabývá popisem realizovaného mikrokontrolérového modulu s TMS320F2812. Tento modul nahrazuje drahý a ne vždy spolehlivý eZdsp 2812 kit od fy Spectrum Digital. Rozšiřuje využitelnou externí paměť na 512kB a zlepšuje EMI odolnost JTAG rozhraní mikrokontroléru. Zároveň je zpětně kompatibilní s původním eZdsp kitem.

Abstract

This thesis describes the microcontroller module based on TMS320F2812. This module is intended to replace expensive and not always reliable eZdsp 2812 kit from Spectrum Digital. It expands external memory to 512kB and increases EMI resistance of JTAG bus of microcontroller. It is backward compatible with original eZdsp module.

Seznam symbolů a zkratk

DSP	Digital Signal Processor
GND	GrouND
JTAG	Joint Test Action Group
CCS	Code Composer Studio
MCU	Microcontoler unit
EMI	Electro-Magnetic Interference
PC	Personal Computer
USB	Universal Serial Bus
PCB	Printed Circuit Board
DPS	Deska Plošného Spoje

Obsah

1 Úvod	6
2 Vlastnosti modulu mikrokontroléru 2812	6
3 Konektory modulu	9
3.1 Analogové vstupy - P5 a P9	9
3.2 Periferní konektory P8 a P4	10
3.3 Periferní konektory P10 a P2	13
3.4 CAN konektor	16
4 Závěr	16
5 Příloha A - Rozmístění součástek na DPS	18
6 Příloha B - schéma zapojení	19

Seznam tabulek

1	JTAG konektor H1	7
2	Analogové vstupy P5	9
3	Analogové vstupy P9	10
4	Konektor P4	11
5	Konektor P8	12
6	Konektor P10	13
7	Konektor P2 liché piny	14
8	Konektor P2 sudé piny	15
9	Konektor galvanicky odděleného CANu	16

Revize	Změny
1	První verze dokumentu

1 Úvod

Vývojová platforma MLC interface [1] umožňuje použít jako řídicí mikrokontrolér téměř jakýkoli z dostupných typů, kdy jedinou podmínkou je externí adresová a datová sběrnice. Pro aplikace řízení měničů je na pracovišti KEV jeden z nejrozšířenějších mikrokontrolérů Texas Instruments TMS320F2812. Momentálně je používán ve formě komerčně dostupného kitu fy Spectrum Digital eZdsp 2812 [2]. Tento modul je přímo kompatibilní s MLC interface, ovšem při jeho používání s MLC interface se projevil jeden zásadní nedostatek: nespolehlivá patice na eZdsp kitu. Ta způsobuje úplnou nefunkčnost nebo neočekávané chování externí sběrnice mikrokontroléru. Problém spočívá ve špatných kontaktech pinů TMS320F2812 a patice, což vede na výpadky některých signálů, toto pak nežádoucím způsobem narušuje komunikaci s CPLD, FPGA a ADC obvody na MLC interface.

Bylo tedy přistoupeno k vývoji vlastního spolehlivějšího a cenově dostupnějšího modulu založeného na výše zmíněném mikrokontroléru. Tento modul je navržen pro bezproblémovou spolupráci s MLC interface a je zpětně kompatibilní s eZdsp 2812 kitem. Původní zapojení bylo zjednodušeno a není použita patice, tím se celý modul podařilo výrazně zlevnit oproti eZdsp kitu.


2 Vlastnosti modulu mikrokontroléru 2812

Mikrokontrolérový modul *DSP 2812* je založen na MCU TMS320F2812, který má ke své externí sběrnici připojenu statickou paměť RAM o velikosti 256k x 16bitů, tj. celkem 512kB.

Modul se napájí z MLC interface přes konektory P8, P4, P10 a P2. Napájecí napětí 5V je upraveno obvodem TPS767D301 (IC2, str. 21) na úroveň požadované mikrokontrolérem, jmenovitě 3,3V a 1,9V. Napětí jádra 1,9V nám umožní provozovat TMS320F2812 na jeho maximální hodinové frekvenci 150MHz. IC2 zároveň generuje $\overline{\text{RESET}}$ signál pro F2812 i celý MLC interface.

Zbylé místo na desce bylo dále využito pro integraci galvanicky odděleného budiče CAN linky založené na obvodu ADM3053 (IC4 viz str. 19). Ten v sobě slučuje jak DC-DC měnič, tak galvanicky oddělenou CAN linku.

Oproti originálnímu eZdsp F2812 není integrován JTAG emulátor, JTAG rozhraní se pak zjednodušilo, zlevnilo a zvýšila se jeho odolnost proti EMI. Význam jednotlivých pinů JTAG konektoru viz Tab.1, jejich rozmístění ukazuje Obr.1 a podrobné schéma viz str.20.



Obr. 1: Rozmístění pinů JTAG konektoru

Tab. 1: JTAG konektor H1

Konektor	Pin MCU	Význam
H1-01	TMS	test mode select
H1-02	TRSTn	target reset
H1-03	TDI	JTAG emulator data output
H1-04	TDIS	detection of connected board
H1-05	VTRef	+3,3V
H1-06	KEY	
H1-07	TDO	JTAG emulator data input
H1-08	GND	
H1-09	RTCK	return clock
H1-10	GND	
H1-11	TCK	JTAG clock
H1-12	GND	
H1-13	EMU0	emulator pin 0
H1-14	EMU1	emulator pin 1

JTAG rozhraní má dodatečné ochrany proti přepětí nastavené na 3,3V, což je i referenční úroveň pinu VTRef. Narozdíl od eZdsp není podporováno provozování JTAG rozhraní na 5V.

Jako JTAG emulátor jsou použitelné všechny verze JTAGv3 [3] až 5 [4] a kompatibilní, např. XDS100v1, v2, v3. Samozřejmě je možné použít i vyšší řady XDS emulátorů které mají 14-ti pinový konektor, podporují řadu MCU s jádrem C2000 a podporují 3,3V logické úrovně.

Mikrokontrolér TMS320F2812 umožňuje několik různých režimů bootování. Tyto se volí pomocí nastavení H nebo L úrovní na adresních linkách kontroléru, ten si je po resetu přečte a pokusí se nabootovat s pomocí zvoleného zařízení nebo periferie.

Mikrokontrolér (dále jen MCU) je taktován pomocí externího oscilátoru s nominální frekvencí 30MHz (X1 na str. 20), což za použití vnitřní fázového závěsu umožňuje taktovat jej až na 150MHz.


Stejně jako eZdsp modul ani tento nemá na vývodech žádné dodatečné ochrany, lze na ně tedy připojit napětí pouze v rozsahu 0 až 3,3V ! Vyšší napětí na GPIO vývodech způsobí zničení či poškození mikrokontroléru. Jedinou výjimkou je JTAG rozhraní které má dodatečnou ESD ochranu.

3 Konektory modulu

MCU modul poskytuje pomocí pinových konektorů své signály pro použití v uživatelské aplikaci. Rozmístění konektorů na DPS je zřejmé z Obr. 7 a 8 a shoduje se z eZdsp F2812 kitem a to včetně označení jednotlivých konektorů. Oba moduly jsou tedy plně vývodově kompatibilní s výjimkou konektoru P7 eZdsp modulu, který není na vyvinutém modulu fyzicky přítomen a ani s ním není počítáno neboť na eZdsp modulu je nepřipojen.

3.1 Analogové vstupy - P5 a P9

Na Obr.2 je zobrazené rozmístění a číslování pinů konektoru analogových vstupů. Analogové vstupy jsou zapojeny ve shodě s originálním eZdspF2812 (str. 19). Tabulky Tab. 2 a 3 popisují funkce jednotlivých pinů konektorů P5 a P9.



Obr. 2: Rozmístění pinů analogových konektorů P5 a P9

Tab. 2: Analogové vstupy P5

Konektor	Pin MCU	Význam
P5-01	ADCINB0	Vstup 0 kanálu B ADC
P5-02	ADCINB1	Vstup 1 kanálu B ADC
P5-03	ADCINB2	Vstup 2 kanálu B ADC
P5-04	ADCINB3	Vstup 3 kanálu B ADC
P5-05	ADCINB4	Vstup 4 kanálu B ADC
P5-06	ADCINB5	Vstup 5 kanálu B ADC
P5-07	ADCINB6	Vstup 6 kanálu B ADC
P5-08	ADCINB7	Vstup 7 kanálu B ADC
P5-09	ADREFM	Referenční vstup +
P5-10	ADREFP	Referenční vstup -

Tab. 3: Analogové vstupy P9


Konektor	Pin MCU	Význam
P9-02	ADCINA0	Vstup 0 kanálu A ADC
P9-04	ADCINA1	Vstup 1 kanálu A ADC
P9-06	ADCINA2	Vstup 2 kanálu A ADC
P9-08	ADCINA3	Vstup 3 kanálu A ADC
P9-10	ADCINA4	Vstup 4 kanálu A ADC
P9-12	ADCINA5	Vstup 5 kanálu A ADC
P9-14	ADCINA6	Vstup 6 kanálu A ADC
P9-16	ADCINA7	Vstup 7 kanálu A ADC
P9-18	ADCLO	Referenční zem ADC, pokud je osazen R36. Osazením R35 se propojí s AGND
P9-20	NC	
P9-01	AGND	
P9-03	AGND	
P9-05	AGND	
P9-07	AGND	
P9-09	AGND	
P9-11	AGND	
P9-13	AGND	
P9-15	AGND	
P9-17	AGND	
P9-19	AGND	

3.2 Periferní konektory P8 a P4


Na konektorech P4 a P8 (Obr. 3) jsou dostupné především periferie procesoru jako PWM, CAP, CAN atd. Funkce jednotlivých pinů shrnují tabulky Tab. 4 a 5. Narozdíl od eZdsp kitu mají trvale zapojené piny P8-01, P8-02, P4-01, které přivádějí napájení +5V do modulu z MLC interface. Z těchto +5V se pak celý modul napájí.

Většina pinů není multiplexována, neboť na modulu je pouze jeden CAN budič. S výjimkou pinů GPIO18 (P8-25), GPIO19 (P8-26), GPIO20 (P4-07) a GPIO21 (P4-08), které mohou ale nemusí být zavedeny do CAN budiče modulu viz Tab. ??.

Mezi konektory P8+P4 a P9+P5 je pozice pro osazení nulových odporů, které určují zda se na pin P8-33 vyvede GPIO22 nebo GPIO24, způsob výběru vyvedeného signálu ukazuje Obr. 4. V žádném případě se nesmí osadit oba dva rezistory, došlo by ke zkratu mezi piny GPIO22 a 24.



Obr. 3: Rozmístění pinů konektorů P4 a P8



Obr. 4: Přepínání funkce vývodu P8-33

Tab. 4: Konektor P4

Konektor	Pin MCU
P4-01	+5V
P4-02	NC
P4-03	GPIOB13_C4TRIPn
P4-04	GPIOB1_PWM8
P4-05	GPIOB14_C5TRIPn
P4-06	GPIOA5_PWM6
P4-07	GPIOF4_SCITXDA
P4-08	GPIOF5_SCIRXDA
P4-09	NC
P4-10	GND
P4-11	GPIOA3_PWM4
P4-12	GPIOA1_PWM2
P4-13	NC
P4-14	NC
P4-15	NC
P4-16	NC
P4-17	NC
P4-18	XHOLDn
P4-19	XHOLDAn
P4-20	GND

Tab. 5: Konektor P8

Konektor	Pin MCU
P8-01	+5V
P8-03	NC
P8-05	XHOLDn
P8-07	GPIOF5_SCIRXDA
P8-09	GPIOA0_PWM1
P8-11	GPIOA2_PWM3
P8-13	GPIOA4_PWM5
P8-15	GPIOA7_T2PWM_T2CMP
P8-17	GPIOD5_T3CTRIP_PDPINTBn
P8-19	GND
P8-21	GPIOB1_PWM8
P8-23	GPIOE0_XINT1_XBIO _n
P8-25	GPIOF7_CANRXA
P8-27	GPIOF10_MFSRA
P8-29	GPIOB5_PWM12
P8-31	GPIOB3_PWM10
P8-33	GPIOB13_C4TRIP _n
P8-35	GPIOA6_T1PWM_T1CMP
P8-37	GPIOD0_T1CTRIP_PDPINTA _n
P8-39	GND
P8-02	+5V
P8-04	GPIOF11_MFSRA
P8-06	GPIOF4_SCITXDA
P8-08	GPIOB14_C5TRIP _n
P8-10	GPIOA1_PWM1
P8-12	GPIOA3_PWM4
P8-14	GPIOA5_PWM6
P8-16	GPIOB0_PWM7
P8-18	XREADY
P8-20	GND
P8-22	XHOLDA _n
P8-24	GPIOE1_XINT2_ADCSOC
P8-26	GPIOF6_CANTXA
P8-28	GPIOF9_MCLKRA
P8-30	GPIOB2_PWM9
P8-32	GPIOB4_PWM11
P8-34	GPIOE2_XNMI_XINT13
P8-36	GPIOD1_T2CTRIP _n _EVASOC _n
P8-38	GPIOD6_T4CTRIP _n _EVBSOC _n
P8-40	GND


Tab. 6: Konektor P10

Konektor	Pin MCU
P10-01	+5V
P10-03	GPIOG4_SCITXDB
P10-05	GPIOA12_TCLKINA
P10-07	GPIOB12_TCLKINB
P10-09	GPIOF3_SPISTEPA
P10-11	GPIOF1_SPISOMIA
P10-13	GPIOA10_CAP3_QEPI1
P10-15	GPIOA9_CAP2_QEP2
P10-17	GPIOB7_T4PWM_T4CMP
P10-59	GND
P10-02	+5V
P10-04	GPIOG5_SCIRXDB
P10-06	GPIOA11_TDIRA
P10-08	GPIOB11_TDIRB
P10-10	GPIOF2_SPICLKA
P10-12	GPIOF0_SPISIMOA
P10-14	GPIOF13_MDRA
P10-16	GPIOA8_CAP1_QEP1
P10-18	GPIOB6_T3PWM_T3CMP
P10-60	GND

3.3 Periferní konektory P10 a P2

Konektory P10 a P2 zpřístupňují uživateli především externí adresovou a datovou sběrnici TMS320F2812. Tabulka Tab. 6 popisuje význam jednotlivých pinů konektoru P10. Konektor P10 má zapojeno jen 20 signálů (P10-1 až P10-18 spolu s P10-59 a P10-60), ostatní jsou nezapojené a nejsou proto v tabulce vypsány. Tab. 7 spolu s Tab. 8 pak ozřejmují význam pinů konektoru P2.

Nepoužité adresové vodiče lze samozřejmě využívat jako GPIO bez vlivu na funkci externího rozhraní (XINTF). Vzhledem k rozšíření velikosti externí paměti je narozdíl od eZdsp modulu využito 18 bitů z adresové sběrnice (XA0 - XA17). Tyto je možné používat jako GPIO pouze v případě, že obětuje možnost přístupu k externí paměti. Z pohledu kompatibility s MLC interface musí být minimálně XA0-XA8 nastaveny jako adresní vodiče.



Obr. 5: Rozmístění pinů konektorů P2 a P10

Tab. 7: Konektor P2 liché piny


Konektor	Pin MCU
P2-01	+5V
P2-03	XD0
P2-05	XD2
P2-07	XD4
P2-09	XD6
P2-11	XD8
P2-13	XD10
P2-15	XD12
P2-17	XD14
P2-19	XA0
P2-21	XA2
P2-23	XA4
P2-25	XA6
P2-27	XA8
P2-29	XA10
P2-31	XA12
P2-33	XA14
P2-35	GND
P2-37	XZCS0AND1
P2-39	XREADY
P2-41	XR/W
P2-43	XWEn
P2-45	+3V3
P2-47	DSP_RS _n
P2-49	GND
P2-51	GND
P2-53	XA16
P2-55	MCLKRA
P2-57	XHOLDA
P2-59	NC

Tab. 8: Konektor P2 sudé piny

Konektor	Pin MCU
P2-02	+5V
P2-04	XD1
P2-06	XD3
P2-08	XD5
P2-10	XD7
P2-12	XD9
P2-14	XD11
P2-16	XD13
P2-18	XD15
P2-20	XA1
P2-22	XA3
P2-24	XA5
P2-26	XA7
P2-28	XA9
P2-30	XA11
P2-32	XA13
P2-34	XA15
P2-36	GND
P2-38	XZCS6AND7
P2-40	MFSRA
P2-42	NC
P2-44	XRDn
P2-46	NC
P2-48	XCLKOUT
P2-50	GND
P2-52	GND
P2-54	MFSXA
P2-56	XHOLDn
P2-58	MCLKXA
P2-60	NC

3.4 CAN konektor

Galvanicky oddělená CAN sběrnice je dostupná na D-SUB 9 konektoru. Rozmístění vývodů je zobrazeno na Obr. 6 a v Tab. 9 je vypsán význam jednotlivých pinů. Zkratovací propojka H3 zapojuje terminační rezistor CAN linky.



Obr. 6: Číslování D-SUB 9 konektoru, female, pohled zepředu

Tab. 9: Konektor galvanicky odděleného CANu

Konektor	Pin MCU	Význam
H2-01	NC	
H2-02	CANL	CAN1 nebo CAN2 low
H2-03	CAN GND	oddělená CAN zem
H2-04	NC	
H2-05	NC	
H2-06	NC	
H2-07	CANH	CAN1 nebo CAN2 high
H2-08	NC	
H2-09	NC	

4 Závěr

Nově vyvinutý modul s MCU TMS320F2812 představuje cenově dostupný vývojový kit s výše zmíněným MCU plně kompatibilní s aktuálně používanými vývojovými hardwarovými i softwarovými prostředky.


Vyvinutý modul se vyznačuje těmito vylepšeními a vlastnostmi:

- Rozšiřuje dostupnou velikost externí paměti na 512kB.
- Zvyšuje odolnost JTAG rozhraní vůči EMI produkovanému při provozu měničů.
- Umožňuje v základu využít galvanicky oddělenou CAN linku
- Je cenově dostupnější než originální eZdsp modul.
- Je plně vývodově kompatibilní s originálním eZdsp.


Literatura

- [1] Košan, T., *MLC interface - Vývojový kit pro víceúrovňové měniče s procesorem a FPGA*, výzkumná zpráva č.: 22190-10-2012, RICE, Západočeská univerzita v Plzni, Plzeň 2012
- [2] Spectrum Digital Inc., *eZdspTM F2812 board with Code Composer Studio DSK tools and power supply*, Spectrum Digital Inc., dostupné online: http://www.spectrumdigital.com/product_info.php?products_id=138
- [3] Košan, T., *Nový JTAG emulátor JTAGv3*, výzkumná zpráva č.: 22160-57-10, KEV, Západočeská univerzita v Plzni, Plzeň 2010
- [4] Košan, T., *JTAGv5 - JTAG emulátor nové generace*, výzkumná zpráva č.: 22160-002-2012, KEV, Západočeská univerzita v Plzni, Plzeň 2012

5 Příloha A - Rozmístění součástek na DPS





Obr. 7: Pohled na rozmístění součástek z horní strany DPS



Obr. 8: Pohled na rozmístění součástek z dolní strany DPS

6 Příloha B - schéma zapojení







PICE

Title:	DSP module for MLC interface
Subtitle:	Clocking and JTAG connection
Author:	Bedřich Bednar
Checked by:	
Approved by:	
Size:	A4
Date:	24.10.2013
Nr.:	Sch_Number
Type:	typ
File:	Clock and JTAG.SchDoc

Note: Data in fields enter via project/document parameters.





RICE
University of West Bohemia
Univerzita Zlín

Size: A3	Date: 24.10.2013	Title: DSP module for MLC interface
Author: Bedřich Bednar	Supplier: Top level schematics	
Checked by:	Nr.: Bch. Number	Revision: 0.1
Approved by:	Type: Typ	Sheet: 1 of 1
	File: processor SchDoc	

For data in data file see in processor parameter

